ADPCM语音编解码电路设计及FPGA实现网络毕(2)
2014-01-12 01:10
导读：decoder_new U3(pl_rstCLK_8K,code_out,en_decoderPCM_OUT); controllogic U4(CS,re_rstpl_rst,en_encoder,en_decoder,WEADDRESS,RECORD,PLAYCLK_8K); endmodule 予模块电路设计及仿真 整个语音编解码
decoder_new U3(pl_rstCLK_8K,code_out,en_decoderPCM_OUT);
controllogic U4(CS,re_rstpl_rst,en_encoder,en_decoder,WEADDRESS,RECORD,PLAYCLK_8K);
endmodule
予模块电路设计及仿真
整个语音编解码VLSI芯片包括编码电路、解码电路、存储电路、控制电路和时钟电路几个部分。下面分别具体描述关键电路的设计。
下一页
