基于FPGA流水线分布式算法的FIR滤波器的实现(2)

y(n)=s(0)h(0) s(1)h(1) s(2)h(2) s(3)h(3) (5)

这时的乘法和加法就可以并行地采用查找表实现，其结构示意图如图3所示。

在图3中，右面4个信号是输入的低位bit，左边是输入信号的高位bit。低位和P1最多使用4bit，由于系数固定，查找表实现起来很方便；高位和P2可按同样方法计算。在该结构中，部门积P1和P2可以利用Virtex-E的4输入查找表实现，所有的计算都可并行完成。由于输入为2bit，因此只用了一个加法器；对于更多位数的输入来说，将需要更多的加法器。这样就实现了将乘法器转化为回法器，减少了解逻辑资源，优化了设计。

1.3 分布式算法

分布式算法在20多年前被首次提出，但直到Xilinx发明FPGA的查找表结构以后，分布式算法才在20世纪90年代初重新受到重视，并被有效地应用在FIR滤波器的设计中。下面介绍分布式算法的原理。

式（1）可以用下式表示：