用FPGA实现1553B总线接口中的曼码编解码器(2)

除了编解码器可由FPGA来实现外，它与CPU之间的相关电路，如共享RAM、命令字/状态字译码和存储器管理、处理器与存储器接口逻辑等也可以由FPGA来实现；CPU可采用TMS320LF2407。本文所介绍的就是其中的编码和解码器的设计。

2 曼彻斯特码编解码器的总体设计

在介绍编解码器的设计之前，有必要了解曼彻斯特码的特征，以便在设计中对其加以利用，达到简化电路的效果。

曼彻斯特码是一种广泛应用于航空电子综合系统中的总线数据传输的双极性码。它在每个码位中点存在一个跳变。1信号是一个由1到0的负跳沿，而0信号是由0到1的正跳沿。它本身包含了自定时的信息。因此它不需要独立的信道来传输位定信息，它可以直接从数据中分离出定时时钟，同时还能与变压器耦合相协调，十分适合用在变压器耦合形式，长度为150m（500英尺）左右的场合，因此在航空电子综合系统中，它是最主要的形式。

在MIL-STD-1553B协议中其数据格式为如图2所示。

根据1553B的数据格式以及曼彻斯特码的特点，可采用状态机对其进行编码、解码的实现。状态机是一个广义的时序电路，像移位寄存器、计数器等都算是它的特殊功能类型中的一种。根据输入、输出及状态之间的关系，状态机可分为两类：一种是输出状态有关，而输入与状态无在的状态机类型，称为More状态机；另一种是输出及输入与状态皆有关系的状态机，称为Mealy状态机。本设计采用的是Mealy状态机。编码和解码是两个相互独立的模块。