基于USB总线的高速数据采集系统(2)

●采用软配置，在外设未通过ＵＳＢ接口接到ＰＣ机之前，外设上的固件存储在ＰＣ上；而一旦外设连接到ＰＣ机上，ＰＣ则先询问外设是“谁”（即读设备描述符），然后将该外设的固件下载到芯片的ＲＡＭ中，这个过程叫做再枚举。这样，在开发过程中，当固件需要修改时，可以先在ＰＣ机上修改好，然后再下载到芯片中；

●具有易用的软件开发工具，该芯片开发系统的驱动程序和固件的开发和调试相互独立，可加快开发的速度。

图2 USB接口示意图

２．２ 方案选择

ＦＸ２有三种可用的接口模式：端口、ＧＰＩＦ主控和从ＦＩＦＯ。

在“端口”模式下，所有Ｉ／Ｏ引脚都可作为８０５１的通用Ｉ／Ｏ口。

在“从ＦＩＦＯ”模式下，外部逻辑或外部处理器直接与ＦＸ２端点ＦＩＦＯ相连。在这种模式下，ＧＰＩＦ不被激活，因为外部逻辑可直接控制ＦＩＦＯ。这种模式下，外部主控端既可以是异步方式，也可以是同步方式，并可以为ＦＸ２接口提供自己的独立时钟。

“ＧＰＩＦ主控”接口模式使用ＰＯＲＴＢ和ＰＯＲＴＤ构成通向四个ＦＸ２端点ＦＩＦＯ（ ＥＰ２ ＥＰ４ ＥＰ６和ＥＰ８）的１６位数据接口。ＧＰＩＦ作为内部的主控制器与ＦＩＦＯ直接相连，并产生用户可编程的控制信号与外部接口进行通信。同时，ＧＰＩＦ还可以通过ＲＤＹ引脚采样外部信号并等待外部事件。由于ＧＰＩＦ的运行速度比ＦＩＦＯ快得多，因此其时序信号具有很好的编程分辨率。另外，ＧＰＩＦ既可以使用内部时钟，也可以使用外部时钟。故此，笔者选择了ＧＰＩＦ模式。

高速数据采集卡的设计存在两大难点：一是模拟信号的Ａ／Ｄ高速转换；二是变换后数据的高速存储及提取。对于第一个问题，由于制造ＡＤＣ的技术不断进步，这个问题已经得到解决。而对于第二个问题，一般的数据采集系统是将Ａ／Ｄ转换后的数据先存储在外部数据存储器中，然后再对其进行处理。对于高速数据采集而言，这种方式将严重影响采集速度，且存储值也会受到很大限制。而改进方案是将Ａ／Ｄ转换后的数据直接送至计算机内存，这样，采集速度将大大提高，而且可存储大量数据，以便于下一步的处理。

为了解决同步问题，可以由ＣＰＬＤ产生同步时钟信号提供给ＡＤＣ和ＦＸ２。在本数据采集系统的设计中，ＣＰＬＤ同时还可用于产生不同的控制信号，以便对采样进行实时控制。ＣＰＬＤ是复杂可编程逻辑器件，它包括可编程逻辑宏单元、可编程Ｉ／Ｏ单元和可编程内部连线。由于ＣＰＬＤ的内部资源丰富，因而可广泛应用在数据采集、自动控制、通讯等各个领域。在本系统的设计中，笔者选用的