在Protel99SE下实现可编程逻辑器件设计(2)

2014-09-20 01:38

导读：图3 信号逻辑关系图３．３创建包括头信息的源文件在ＰＬＤ９９的开发环境下，根据上述设想及管脚分配，利用Ｐｒｏｔｅｌ９９ｓｅ模板和硬件描述

图3 信号逻辑关系图

３．３创建包括头信息的源文件

在ＰＬＤ９９的开发环境下，根据上述设想及管脚分配，利用Ｐｒｏｔｅｌ９９ｓｅ模板和硬件描述语言ＣＵＰＬ定义输入输出管脚，以创建包括头信息的文本文件Ｔａｎ-Ｓｈａｎｇ．ｐｌｄ，然后用ＣＵＰＬ语言写出如下的中间变量逻辑式和逻辑等式熥ⅲ河捎诿枋霰淞浚牛蔚某嘶项过多，故将变量ＥＮ分成中间变量ＥＮ１和ＥＮ２牐并完善文本文件。经过一系列设置后便可编译原文件，编译成功后会提示Ｃｏｍｐｉｌａｔｉｏｎｓｕｃｃｅｓｓｆｕｌ，方法如下：

／＊＊ＤｅｃｌａｒａｔｉｏｎｓａｎｄＩｎｔｅｒｍｅｄｉａｔｅＶａｒｉａｂｌｅｓ＊＊／

ＥＮ１＝!(ｋ１＆ｋ２＆ｋ３＆ｋ４＆ｓｙｎ２＆ｓｙｎ３＆ｓｙｎ４＆ｓｙｎ５

＃!ｋ１＆ｋ２＆ｋ３＆ｋ４＆ !ｓｙｎ２＆ｓｙｎ３＆ｓｙｎ４＆ｓｙｎ５

＃ｋ１＆ !ｋ２＆ｋ３＆ｋ４＆ｓｙｎ２＆ !ｓｙｎ３＆ｓｙｎ４＆ｓｙｎ５

＃!ｋ１＆ !ｋ２＆ｋ３＆ｋ４＆ !ｓｙｎ２＆!ｓｙｎ３＆ｓｙｎ４＆ｓｙｎ５

＃ｋ１＆ｋ２＆ !ｋ３＆ｋ４＆ｓｙｎ２＆ｓｙｎ３＆！ｓｙｎ４＆ｓｙｎ５

＃!ｋ１＆ｋ２＆ !ｋ３＆ｋ４＆ !ｓｙｎ２＆ｓｙｎ３＆！ｓｙｎ４＆ｓｙｎ５

＃ｋ１＆！ｋ２＆！ｋ３＆ｋ４＆ｓｙｎ２＆！ｓｙｎ３＆！ｓｙｎ４＆ｓｙｎ５

＃！ｋ１＆！ｋ２＆！ｋ３＆ｋ４＆！ｓｙｎ２＆！ｓｙｎ３＆！ｓｙｎ４＆ｓｙｎ５牔

ＥＮ２＝！（ｋ１＆ｋ２＆ｋ３＆！ｋ４＆ｓｙｎ２＆ｓｙｎ３＆ｓｙｎ４＆！ｓｙｎ５

＃！ｋ１＆ｋ２＆ｋ３＆！ｋ４＆！ｓｙｎ２＆ｓｙｎ３＆ｓｙｎ４＆！ｓｙｎ５

＃ｋ１＆！ｋ２＆ｋ３＆！ｋ４＆ｓｙｎ２＆！ｓｙｎ３＆ｓｙｎ４＆！ｓｙｎ５

＃！ｋ１＆！ｋ２

上一篇：探析石堡川水库灌区缺水原因及解决途径下一篇：没有了