32位ARM内核微处理器W90N740及其应用(2)

（４）异常处理

异常通常由内部或外部源产生，并引起一个事件。比如，外部中断或试图执行未定义指令都会引起异常。在处理异常之前，必须保留处理器状态，以便在异常处理程序完成后，使原来的程序能够重新执行。同一时刻可能出现多个异常。ＡＲＭ支持七种类型的异常。异常出现后，系统将强制从异常类型对应的固定存储器地址开始执行程序。

(５)存储器和存储器映射Ｉ／Ｏ

ＡＲＭ体系结构允许使用现有的存储器和Ｉ／Ｏ器件来进行各种各样的存储系统设计。ＡＲＭ体系结构使用２３２个８位字节的单一线性地址空间。设计时可将字节地址作为无符号数看待，范围为０～２３２－１。而将地址空间看作由２３０个３２位字组成。每个字的地址都是字对准的，故地址可被４整除。其存储器的存储使用了两种映射方法：小端存储系统和大端存储系统，其映射方式分别如图１（ａ）、（ｂ）所示。

图2

２　Ｗ９０Ｎ７４０的结构特点

Ｗ９０Ｎ７４０的内部功能框图如图２所示。Ｗ９０Ｎ７４０内核为８０ＭＨｚ的ＡＲＭ７ＴＤＭＩ ３２位处理器，可支持大／小模式煟拢椋纾Ｌｉｔｔｌｅ－Ｅｎｄｉａｎ ｍｏｄｅ牭墓ぷ鞣绞健８媚诤四谥糜校福耄碌闹噶罡咚倩撼宕娲⑵鳎ǎ桑Ｃａｃｈｅ）和２ｋＢ 数据高速缓冲存储器（Ｄ－Ｃａｃｈｅ），它们是相同类型的存储器（除容量大小不同外），可与存储器之间以块（ｃａｃｈｅ ｌｉｎｅ）为单位进行数据交换。每个高速缓冲存储器具有４字块大小，当其中一个高速缓冲存储器未命中时，其４字块大小的信息必须从外部寄存器中连续的获取，其替换算法采用最近最少使用算法(ＬＲＵ, Ｌｅａｓｔ Ｒｅｃｅｎｔｌｙ Ｕｓｅｄ)。当Ｉ－Ｃａｃｈｅ或Ｄ－Ｃａｃｈｅ被禁用时，可以通过Ｃａｃｈｅ 控制寄存器把Ｃａｃｈｅ设置成片上 ＲＡＭ。另外，Ｗ９０Ｎ７４０还提供了一个８字的写缓冲器(Ｗｒｉｔｅ－Ｂｕｆｆｅｒ).主要用来优化向主存储器的写入操作。Ｃａｃｈｅ和写缓冲器的引入大大改善了Ｗ９０Ｎ７４０存储系统的性能。

Ｗ９０Ｎ７４０内含锁相环ＰＬＬ，可用于ＣＰＵ和ＵＳＢ 主机控制器，使用参考频率为１５ＭＨｚ。ＰＬＬ给其它片内控制器提供的时钟频率范围为３～３０ＭＨｚ。

Ｗ９０Ｎ７４０内有ＵＳＢ 主机控制器，该控制器兼容ＵＳＢ １．１标准，支持低速率（１．５Ｍｂｐｓ）和全速率（１２Ｍｂｐｓ）的ＵＳＢ 设备。同时还内置有用于实时数据传输的ＤＭＡ控制器。

通过Ｗ９０Ｎ７４０中ＥＢＩ控制器提供的外部总线可访问片外ＳＤＲＡＭ、ＲＯＭ／ＳＲＡＭ、Ｆｌａｓｈ ｍｅｍｏｒｙ和Ｉ