TMS320VC5402的并行引导装载方案的研究与设计(2)

如何高效方便地利用存储空间和I/O端口，例如重新利用并口EPROM在bootloader时占用的数据空间、如何协调外设和地址分配等都是需要考虑的问题。

3 系统硬件电路设计

图2为一种具有良好扩展性的C5402的Bootloader方案设计原理图。

图中，DVDD为3.3V供电。C5402的时钟输入为20MHz，此时系统工作频率就是CLKMD1、CLKMD2、CLKMD3组合产生的倍频系数和输入时钟的乘积。C5402的工作频率可达到100MHz。虽然C5402在RESET时自动插入7个软件延时，但这只能满足较贵的速度不低于70ns的EPROM接口，而一般的EPROM无法可靠工作。为了解决速度匹配问题，利用了C5402的倍频可以由硬件和软件两种方式设置的特性。在系统加电时将C5402的倍频选择为2，即将CLKMD1、CLKMD2、CLKMD3分别设置为1、0、0，让DSP工作在40MHz的频率，等加载完成之后再通过软件将C5402的工作频率调高到100MHz，使C5402达到最大的工作效率。实验证明这是可行而且可靠的。

C5402的地址总线和数据总线挂有两个164245，它是TI公司生产的3.3V和5V双向收发器，个164245可以看作两个8位收发器或一个16位收发器。它由3.3V和5V双电源供电，收发的方向由两个方向控制端管脚（DIR）控制。它串在地址总线和数据总线上，既可为DSP提供驱动5V数字电路的能力，也可为DSP提供5V信号读入的保护。对于地址总线，只是输出信号，所以将同地址总线相接的164245的DIR信号接高，使其只完成从3.3V到5V的转换。使用164245，总线就可以为扩展的多个外设提供可靠的接口，解决了3.3V和5V混合逻辑设计问题。

EPM7032用来提供整个系统需要的组合逻辑。它属于MAX7000系列，是Altera公司的基于第二代MAX结构的CPLD，可提供多达5000个可用门和在系统编程。其引脚到引脚延时快达5ns。可以容纳各种各样的独立的组合逻辑和时