多端口存储器在多机系统中的应用(2)

（3）信令交换逻辑（signaling logic）

为了提高数据的交换能力，有些双口RAM采用信令交换逻辑来通知对方。IDT7130（1K容量）就是采用中断方式交换信令。利用两个特殊的单元（3FFH和3FEH）作为信令字和中断源。假设左端CPU向3FFH写入信令，将由写信号和地址选通信号触发右端的中断输出，只有当右端的CPU响应中断并读取3FFH信令字单元，其中断才被双口RAM撤消。

以上是双口RAM自身提供的仲裁逻辑控制，也可采用自行设计的仲裁协议。下面的实例将介绍这种方法。

2.FIFO的工作原理

FIFO（First In First Out）全称是先进先出的存储器。先进先出也是FIFO的主要特点。

20世纪80年代早期，FIFO芯片是基于移位寄存器的中规模逻辑器件。容量为n的这种FIFO中，输入的数据逐个寄存器移位，经n次移位才能输出。因此，这种FIFO的输入到输出延时与容量成正比，工作效率得到限制。

为了提高FIFO的容量和减小输出延时，现在FIFO内部存储器均采用双口RAM，数据从输入到读出的延迟大大缩小。以通用的IDT7202为例，结构框图如图4所示。输入和输出具有两套数据线。独立的读写地址指针在读写脉冲的控制下顺序地从双口RAM读写数据，读写指针均从第一个存储单元开始，到最后个存储单元，然后，又回到第一个存储单元。标志逻辑部分即内部仲裁电路通过对读指针和写指针的比较，相应给出双口RAM的空（EF）和满（FF）状态指示，甚至还有中间指示（XO/HF）。如果内部仲裁仅提供空和满状态指示，FIFO的传输效率得不到充分的艇。新型的FIFO提供可编程标志功能，例如，可以设置空加4或满减4的标志输出。目前，为了使容量得到更大提高