集系统级FPGA芯片XCV50E的结构与开发(2)
2017-04-23 01:10
导读:对于系统级设计,一般可以使用基于原理图的层次化设计,过程如下:先以系统结构原理图作为顶层图,自上而下的构造基于模块的结构子图,同时自下而

对于系统级设计,一般可以使用基于原理图的层次化设计,过程如下:先以系统结构原理图作为顶层图,自上而下的构造基于模块的结构子图,同时自下而上的将结构子图的结构子图,同时自下而上的将结构子图具体体(用VHDL评议或元件互连关系表示出来),

并对每个模块和子图进行功能性仿零点,以保证每层逻辑关系都是正确进行功能性仿真,以保证每层逻辑关系都是正确的。顶层原理图具体化并完成功能仿真后,再添加必要的输入输出元件,即可合成系统网络表。之后,对系统网络表进行翻译、映射、放置和布线,并利用流程引擎产生的时序信息进行时序仿真和时序分析。然后采用修改入口设计、设置各种属性和限制、调整其片布局等方法完善设计,直到达到设计要求,最后将优化后的配置比特流下载到FPGA芯