用TMS320LF2407和FPGA实现电能质量监测(2)

在FFT运算中，一个蝶形运算单元和一组工作RAM被重复使用，其中最重要的是FFT工作控制逻辑的实现。它主要完成从ADC采样数据保存区取出数据、向FFT工作RAM中写入和读取数据以及向FFT结果存放区存放结果等工作。

根据FFT运算的结果z=dinr jdini，计算各次谐波的系数（其中，dinr为结果的实路，dini为结果的虚部，。在进行开方运算时，若设计64M×13位长度的存储器进行查表计算，对于现有的可编程逻辑器件来说是很难实现的。因此，本次设计中采用了修正查表算法：将待开方的数据z=(dinr2 dini2)左移m次（m为偶数），直到其最高两位不全为0，此时z变为z1；取z1的高8位来查表（此时表长为2 8=256个字）得到t1；使用牛顿一次迭代公式t=(t1 z1/t1)/2，对t1进行修正得到t；最后将t右移m/2次，得到开方结果。实验证明，上述修正后的查表法误差在允许的范围内，对本系统来说是可行的。

在软件方面，为了提高芯片的性能及资源利用率，采用Quartus II 2.0t Synplify7.1。在Synplify中使用有效的代码，采取流水线设计、优化组合逻