数字信号处理器的选择策略(1)(2)
2017-08-08 01:33
导读：即使在传统dsp之间比较mips大小也具有一定的片面性。例如，某些处理器允许在单个指令中同时对几位一起进行移位，而有些dsp的一个指令只能对单个数据
即使在传统dsp之间比较mips大小也具有一定的片面性。例如，某些处理器允许在单个指令中同时对几位一起进行移位，而有些dsp的一个指令只能对单个数据位移位；有些dsp可以进行与正在执行的alu指令无关的数据的并行处理(在执行指令的同时加载操作数)，而另外有些dsp只能支持与正在执行的alu指令有关的数据并行处理；有些新的dsp允许在单个指令内定义两个mac。因此仅仅进行mips比较并不能准确得出处理器的性能。
解决上述问题的方法之一是采用一个基本的操作(而不是指令)作为标准来比较处理器的性能。常用到的是mac操作，但是mac操作时间不能提供比较dsp性能差异的足够信息，在绝大多数dsp中，mac操作仅在单个指令周期内实现，其mac时间等于指令周期时间，如上所述，某些dsp在单个mac周期内处理的任务比其它dsp多。mac时间并不能反映诸如循环操作等的性能，而这种操作在所有的应用中都会用到。
最通用的办法是定义一套标准例程，比较在不同dsp上的执行速度。这种例程可能是一个算法的“核心”功能，如fir或iir滤波器等，也可以是整个或部分应用程序(如语音编码器)。图1为使用bdti公司的工具测试的几款dsp器件性能。
在比较dsp处理器的速度时要注意其所标榜的mops(百万次操作每秒)和mflops(百万次浮点操作每秒)参数，因为不同的厂商对“操作”的理解不一样，指标的意义也不一样。例如，某些处理器能同时进行浮点乘法操作和浮点加法操作，因而标榜其产品的mflops为mips的两倍。
其次，在比较处理器时钟速率时，dsp的输入时钟可能与其指令速率一样，也可能是指令速率的两倍到四倍，不同的处理器可能不一样。另外，许多dsp具有时钟倍频器或锁相环，可以使用外部低频时钟产生片上所需的高频时钟信号。
（转载自http://www.ＮＳＥＡＣ.com中国科教评价网）
存储器管理
dsp的性能受其对存储器子系统的管理能力的影响。如前所述，mac和其它一些信号处理功能是dsp器件信号处理的基本能力，快速mac执行能力要求在每个指令周期从存储器读取一个指令字和两个数据字。有多种方法实现这种读取，包括多接口存储器(允许在每个指令周期内对存储器多次访问)、分离指令和数据存储器(“哈佛”结构及其派生类)以及指令缓存(允许从缓存读取指令而不是存储器，从而将存储器空闲出来用作数据读取)。图2和图3显示了哈佛存储器结构与很多微控制器采用的“冯·诺曼”结构的差别。
另外要注意所支持的存储器空间的大小。许多定点dsp的主要目标市场是嵌入式应用系统，在这种应用中存储器一般较小，所以这种dsp器件具有小到中等片上存储器(4k到64k字左右)，备有窄的外部数据总线。另外，绝大多数定点dsp的地址总线小于或等于16位，因而可外接的存储器空间受到限制。 共2页: 1 [2] 下一页 论文出处(作者):
中国小灵通市场发展环境分析与展望
我国手机市场的发展状况与发展趋势
