利用FPGA实现MMC2107与SDRAM接口设计(2)

①片上集成了实现宏函数的嵌入式阵列和实现普通函数的逻辑阵列；

②高密度，具有10 000～250 000个可用门；

③支持多电压（multivolt）I/O接口，低功耗，遵守全PCI总线规定，内带JTAG边界扫描测试电路；

④通过外部EPROM、集成控制器或JTAG接口实现在电路可重构（ICR）；

⑤快速、可预测连线延时的快速通道连续式布线结构；

⑥实现高速、多输入逻辑函数的专用级联链；

⑦增强功能的I/O引脚，每个引脚都有一个独立的三态输出使能控制，都有漏极开路选择；

⑧具有快速建立时间和时钟到输出延时的外部寄存器；

⑨多种封装方式可任意选择。

本文所采用的FLEX 10K系列器件是FLEX 10KA EPF10K30AQC240引脚器件。

图3 SDRAM存储系统基本结构 图4 SDRAM存储器初始化状态机

4 MMC2107微控制器SDRAM接口设计

本文介绍MMC2107外部SDRAM存储系统的实际存储容量为32M×32位，使用4片三星公司生产的K4S560832A存储器芯片。系统MMC2107支持对存储单元的读写和刷新。MMC2107对读写存储器的读写以32位单位进行（数据宽度32位），每次读写由外部决定访存周期。采用分散刷新方式，7.8μs执行1次自动刷新命令；如果长时间没有访存操作，自动进入低功耗模式。

4.1 SDRAM存储接口结构

本文使用了1片FPGA可编程