数字接收机中基于TMS320C6416的数字下变频技术(2)

本文讨论的数字下变频器是基于多DSP的雷达对抗侦察数字接收机的组成部分。数字下变频是在DSP上由软件完成的，没有单独的数字下变频电路，该数字接收机的硬件结构见图2。

该数字接收机采用主从机方式。多DSP并行处理机作为系统的从处理机主要负责对数据的实时处理，主处理机主要完成整机的控制、显示及其它人机交互功能。ADC的采样频率为500MHz，中频带宽为20MHz。主处理机选用的高性能的通用微处理器，整机的数据总线可以选择通用的PCI总线。其特点是传输速度快，最高可达132Mbytes/s，开发比较便捷。也可选用CPCI或VME总线，其中CPCI兼有PCI总线的优点同时结构坚固，符合军用标准，也可以采用VME总线结构。以上总线结构可以根据用户的需要确定。

该数字接收机的数据处理是由多DSP从处理机完成的，该从处理机的DSP个数可以根据不同用户对算法的要求来确定，对于I、Q两通道的数字下变频运算需要4片C6416芯片。图3以4片DSP为例给出了该多DSP处理机的硬件框图。该并行处理机工作在共享存储区方式下，SDRAM和SBSRAM是全局共享存储区，AD和DSP之间通过FIFO按照DMA方式进行数据交换，主机不直接与DSP的HPI口连接，而是通过一个总线接口电路，采用不同的接口芯片实现与不同总线结构的主机接口。