评价网 > 科教论文 > 工学毕业论文 > 电子信息工程论文 > 正文

免费数字电压表的设计(一)信息工程毕业论(5)

2013-05-19 01:08 p;            （   N个脉冲  ）
 （图七）（A/D转换器工作）

2.1.2时钟脉冲发生器（振荡器）

 时钟脉冲发生器由ICL7107内部的两个反相器（非门）F1，F2，以及外部元件R、C组成。它属于两级反相的阻容振荡器，输出波形是占空比（占空比q=to/T,式中to是脉冲宽度，T是脉冲周期）为50%的方波。如图九所示：
 设振荡周期为T，振荡频率为fo，它们的估算公式分别为                 T≈2τln1.5=2RCln1.5=2.2RC          （式1）
                       fo≈1／2.2RC=0.455／RC             （式2）
此同时式中，τ表示时间常数，τ=RC，单位是秒。
 
 

                          
                               需指出，按照（式2）算出的振荡频率要比
                R       C      实际值偏低。主要原因是7107的OSC1接
                                     偏值电阻，由于反相器的转移电压不等于源
       40     39       38      电压的一半，使实际振荡频率比计算值高。

                               若为提高频率准确度，OSC1端就需串入千
                               欧至几百千欧的电阻，无论是从设计要求是
               7107                   实际考虑，都是不可取的。
 图九    
2.1.3  分频器
对时钟脉冲进行逐级分频，便可得到所需要的计数脉冲fCP和半导体共阳极数码管的共阳极方波信号fBP。对于不同的时钟脉冲频率，分频的形式不同。分频器电路由一级分四分频，一级二分频和两级十分频组成。十分频电路与二～十进制计数器是相同的，二分频器相当于一个出发器，四分频器则相当于两级触发器。
二～十进制计数器
用二进制数表示十进制数N时，通常采用“8、4、2、1”BCD码。其数学达式为：
N=2^3x3+2^2x2+2^1x1+2^0x0=8x3+4x2+2x1+x0
BCD码符合“逢十进一”的规律
 CMOS计数器的计数单元一般采用D型触发器或T型触发器。典型的二～十进制同步加法计数器的逻辑图如图十示：
 
 
 
 
 
 
 

Q1              Q2               Q3            Q4 

         &nbs