关于AT89S52单片机串口通信功能的单片机系统的设(2)
2013-06-18 02:00
导读：AL1，XTAL2：始终振荡电路输入输出端 ALE/PROG：地址锁存使能 PSEN：外部程序存储器的读选通信号 EA/VPP：访问外部程序存储器控制信号 P0：I/O、数据、低位地
AL1，XTAL2：始终振荡电路输入输出端
ALE/PROG：地址锁存使能
PSEN：外部程序存储器的读选通信号
EA/VPP：访问外部程序存储器控制信号
P0：I/O、数据、低位地址
P1：I/O、T2（部分型号）
P2：I/O、高位地址
P3：I/O、特殊功能
P3.0:RXD 串行通信接收
P3.1:TXD 串行通信发送
P3.2:INT0 外部中断0输入
P3.3:INT1 外部中断1输入
P3.4:T0 定时器0输入
P3.5:T1 定时器1输入
P3.6:WR 外部数据存储器写选通
P3.7:RD 外部数据存贮器读选通
3）AT89S的系统框图
图1是AT89S的系统框图，主要由下面几个部分组成：1个8位中央处理单元（CPU）、片 内 Flash存 储 器、片 内 RAM、4 个 8 位 的 双 向 可 寻 址 I/O 口、1 个 全双工UART（通用异步接收发送器）的串行接口、2个16位的定时器／计数器、多个优先级的嵌套中断结构，以及一个片内振荡器和时钟电路，片内EEPROM、SPI串行总线接口和Watchdog定时器。
图2 AT89S的系统框图
4）存储器组织
AT89S52有两个独立的存储空间：64KB的程序存储器空间和64KB的数据存储器空间。程序和数据存储器分为不同的逻辑空间，使得可用8位地址来访问数据存储器。这样可以提高8位的存储和处理速度。尽管如此，也可通过数据指针（DPTR）寄存器来产生16位的数据存储器地址。
两个存储器的结构图分别如图2，图3所示：
图3 程序存储器的结构图
（转载自科教范文网http://fw.nseac.com）
图4处据存储器的结构图
AT89S52有256字节的片内RAM，地址空间为00H~FFH。片内RAM的高128字节（地址为80H~FFH）与片内特殊功能寄存器区（80H~FFH）完全重叠，但在物理上是完全独立的。单片机采用不同的寻址方式，以区分这两个重叠的逻辑地址空间。
5）时钟电路
89系列单片机和 51 系列单片机一样，在内部有一个振荡器，可以用作CPU 的时钟源。但是，89系列单片机也允许采用外部振荡器。外部振荡器产生的信号加到振荡信号的输入端，就可以作为单片机CPU的时钟源。
如果采用片内的振荡电路，要在单片机的引脚XTAL1和XYAL2之间连一个石英晶体或陶瓷谐振器，并接2个电容到地，如图4所示。电容C1、C2选用陶瓷电容。其大小的确定方法： 石英晶体振荡器：30 pF ± 10 pF。陶瓷振荡器：40 pF ± 10 pF。晶体振荡器频率主要有：6MHz、12MHz、24MHz（典型）11.0592MHz（常用）、3.6864MHz （常用），通常情况下前三种频率的晶体主要用于定时，后两种晶体主要用于通讯。
有时也可采用外部振荡器。这时，将芯片的第19脚（XTAL1）接外部时钟，18脚（XTAL2）悬空（NC）即可连成外部时钟电路，其中18和19两引脚接法可以互换，如图5所示。或将芯片的第18脚（XTAL2）接外部时钟并连接一个上拉电阻R1，芯片的第19脚（XTAL1）接地也可连成外部时钟，如图6所示。
图5 内部时钟接法
图6 外部时钟接法1 图7 外部时钟接法2
6）复位电路
单片机的复位都是靠外部电路实现的，在时钟电路工作后，只要在单片机的RESET（第9脚）引脚上出现24个时钟振荡脉冲（2个机器周期）以上的高电平，单片机便实现初始化状态复位。 （科教作文网http://zw.ΝsΕAc.Com编辑整理）
为了保证应用系统可靠的复位，通常使RESET引脚保持10ms以上的高电平，只要RESET保持高电平，单片机就循环复位，当RESET从高电平变为低电平后，单片机从0000H地址处开始执行程序。在复位有效期间，ALE、PSEN引脚输出高电平。
常用复位电路包括上电复位电路和按键复位电路。
上电复位电路如图7所示，器件参数为：C1=22uF，R1=10K；复位原理：51系列单片机是高电平复位，通电前A点电位0V，通电后电容两端的电压不能跳变，A点电位为5V，随着电容充电A点电位逐渐降低最后至0V。
按键复位电路如图8所示，器件参数：C1=22uF，R1=10K，R2=1K；复位原理：C1和R1组成上电复位电路。当S1按下前A点的电位为0V，当S1按下后R2与C1构成回路对C1放电，平衡时A点电位为10Vcc/11，这个过程中完成复位。
图8 上电复位电路 图9 按键复位电路
7）中断系统
中断系统主要由中断允许寄存器IE、中断优先级寄存器IP、优先级结构和一些逻辑门组成。IE寄存器用于允许或禁止中断；IP寄存器用于确定中断源的优先级别；优先级结构用于执行中断源的优先排序；有关逻辑门用于输入中断请求信号。
中断允许寄存器IE（位于特殊功能寄存器区内）管理每个中断源的启动或禁止。对IE 的某一位置1或清0，可使对应的中断源允许中断或禁止中断。除了禁止某一个中断源外，IE中还有一个总禁止位。当该位为“0”时，禁止所有的中断。
中断优先级寄存器IP位于专用寄存器（SFR）区中，IP中的一位对应于一个中断源，可决定中断源的优先级。低优先级中断可被高优先级中断所中断，但不能被另一个低优先级中断所中断；高优先级中断不能被任何其他中断源所中断。当同时收到两个不同优先级的中断请求时，高优先级请求得到服务。如果同时收到几个同一优先级的中断请求，则由内部的查询顺序来决定哪一个请求得到服务，相当于在
