评价网 > 科教论文 > 工学毕业论文 > 通信工程论文 > 正文

基于Virtex-Ⅱ的时钟数据恢复电路的设计

2014-06-18 01:22

全部作者： 刘春茂 第1作者单位： 大连海事大学信息工程学院 摘要： 高性能的通信质量要求高稳定性和高精度的时钟，然而在传输过程中不可避免会出现时钟的抖动。这些抖动就给传输带来的偏差，因此，对于时钟的恢复是非常有必要的。基于Virtex系列FPGA，设计了用于时钟数据恢复的模电路，经验证该设计电路能有效的恢复输入的时钟数据信号。 关键词： 时钟数据恢复；数字时钟管理器；延迟锁定环；亚稳态 (浏览全文) 发表日期： 2007年10月10日 同行评议：

时钟控制是现代信息系统中的1个重要问题。给出了1种基于Virtex-Ⅱ的时钟数据恢复电路的设计方案，得到了模拟结果和最大回复传输速率的限制。研究结果对适合系统具有借鉴意义。建议和具体系统结合，得到系统性能改善结果的结论。　

综合评价： 修改稿： 注：同行评议是由特聘的同行专家给出的评审意见，综合评价是综合专家对各要素的评议得出的数值，以1至5颗星显示。