评价网 > 科教论文 > 工学毕业论文 > 通信工程论文 > 正文

基于VHDL的DDS的设计与分析

2014-08-03 01:28

全部作者： 周雷 许文建 第1作者单位： 徐州中国矿业大学信息与电气工程学院 摘要： 本文讨论了基于FPGA芯片的直接数字频率合成器（DDS）的设计方法。因为DDS的实现依赖于高速、高性能的数字器件，使用现场可编程器件FPGA，利用其高速、高性能及可重构性的特性，就能根据需要方便地实现各种不同频率的信号输出。 关键词： 直接数字频率合成器，相位累加器，VHDL (浏览全文) 发表日期： 2007年11月02日 同行评议：

（暂时没有）

综合评价： （暂时没有） 修改稿：