评价网 > 科教论文 > 管理学毕业论文 > MBA论文 > 正文

1.引言 数字滤波在图像处理、语音识别和模式识(3)

2013-05-17 01:13

　　5 编译，仿真，调试结果

　　5.1 编译、仿真
　　将各部分的原理图（或程序）分别画出（或输入），对各部分分别进行编译仿真，生成*.sym 符号图后，再进行综合，画出顶层文件原理图，再进行编译，确保正确后再进行波形的仿真。由于器件的综合会有一定时间的时延，所以也可以分析各部分的时延。
　　在仿真通过后就可进行编程/下载到目标器件中。首先进行管脚锁定(本次设计使用的目标器件为FLEX10K10LC84-4，锁定情况如表一所示)，完成管脚锁定后，重新编译使之生效，此时回到原来的设计文件“*.gdf”上的输入输出信号旁都标有其对应的管脚号。重新编译好后，在重新进行时序仿真，若正确，可进行下一步,器件编程/配置.在通过项目编译后可生成文件*.sof 用于下载.FLEX系列有些类似FPGA,其逻辑块LE 及内部互连信息都是通过芯片内部的存储器单元阵列完成的，这些存储单元阵列可由配置程序装入, 存储单元阵列采用SRAM 方式,对这类器件的下载称为配置。因为FLEX 系列的配置信息采用SRAM 方式保存，所以掉电后FLEX 系列的配置信息会丢失，需每次系统上电后重新配置。

　　5.2 调试
　　在调试的过程中，出现了不少问题，例如：由于忽略了A/D 转换器TLC549 是串行输出这一点，而设计的控制器的输入数据是并行的，造成了不匹配；进行管脚锁定时，输出数据的高位和低位锁反；在设计控制模块时，有不少情况起初没有考虑到或是和预想的不一致等。但经过认真的分析，排除疑点，调试出了预期的结果。

　　6 结论

　　假设在输入端通过高频信号发生器输入一个模拟正弦信号，如果信号的最高频率小于滤波器的截止频率f s =2KHz，则示波器上显示信号能顺利通过;反之信号的最高频率如果大于截止频率，则信号不能通过。

　　具体说明如下：
　　（1） 在 RESET 信号的控制下，实现低电平复位，即所有的输出均置为零。
　　（2） 在时钟信号CLK 的控制下，在内部产生一个新的时钟信号CLK-1us，随着计数功能的启动，在不同的时间段将启动不同的模块工作，以实现不同的功能。
　　（3） FPGA 与外部器件A/D TLC549 有3 个接口连接，由于TLC549 是串行输出数据，因此DATA-IN 只赋一位变量，AD_ rd 负责将经TLC549 处理过的数字信号输入FPGA，以便数字滤波器对其进行处理。
　　（4） FPGA 与D/A 的接口是8 位，因此分派了DATA OUT[7..0]的输出口，在经D/A转换后，以便在模拟示波器上显示。
　　但是我们最终得到的波形，并没有像输入波形过渡那么平滑。
　　引起这种现象的原因可能是参数设置的不够精确、各器件之间存在干扰、采样的点数不够密等。在这里还需要指出的一点是：当我们把高频信号发生器产生的正弦波信号加到EDA 实验箱上时，波形发生了失真，顶部的圆弧过度变窄，底部的圆弧过度变宽，底部的失真情况比顶部明显的多。

代写网专业提供mba硕士论文代写服务