计算机应用 | 古代文学 | 市场营销 | 生命科学 | 交通物流 | 财务管理 | 历史学 | 毕业 | 哲学 | 政治 | 财税 | 经济 | 金融 | 审计 | 法学 | 护理学 | 国际经济与贸易
计算机软件 | 新闻传播 | 电子商务 | 土木工程 | 临床医学 | 旅游管理 | 建筑学 | 文学 | 化学 | 数学 | 物理 | 地理 | 理工 | 生命 | 文化 | 企业管理 | 电子信息工程
计算机网络 | 语言文学 | 信息安全 | 工程力学 | 工商管理 | 经济管理 | 计算机 | 机电 | 材料 | 医学 | 药学 | 会计 | 硕士 | 法律 | MBA
现当代文学 | 英美文学 | 通讯工程 | 网络工程 | 行政管理 | 公共管理 | 自动化 | 艺术 | 音乐 | 舞蹈 | 美术 | 本科 | 教育 | 英语 |

LVDS串行-解串器在电缆数据传输中的性能

2015-01-06 01:01
导读:理工论文论文,LVDS串行-解串器在电缆数据传输中的性能怎么写,格式要求,写法技巧,科教论文网展示的这篇文章是很好的参考: 利用串行-解串器能够大大减少短距离、宽带数据通信中的连

利用串行-解串器能够大大减少短距离、宽带数据通信中的连线。类似的应用有电信和网络设备的背板互连、3G蜂窝电话基站中机架内部的互连、数字视频接口等。采用电流模式、低电压差分信号(LVDS)的好处在于易端接、低传输功率和低电磁干扰(EMI)。但LVDS的主要标准TIA/EIA-644-A中只规定了信号电平等物理层参数,而没有给出诸如数据速率与电缆长度对应关系的互连特性。LVDS标准提供给用户的仅仅是LVDS信号的基本兼容规范,在实际的高速应用中,用户还必须了解在规定的电缆和传输距离条件下所能达到的性能。

Maxim公司生产的MAX9205/MAX9207 LVDS串行器和MAX9206/MAX9208 LVDS解串器能够通过差分特性阻抗为100Ω的串行点对点链路进行高速数据传输,MAX9205/MAX9206的串行“有效载荷”数据速率(含同步码)为160Mbps~400Mbps;MAX9207/MAX9208的速率为400Mbps~600Mbps。该两组芯片引脚兼容,但分别优化在不同的频率范围。下面介绍MAX9205/MAX9207 LVDS串行器和MAX9206/MAX9208解串器在不同数据速率、电缆长度下的实验室测试结果和误码率(BER)分析。同时将BER与不同长度的CAT-5E非屏蔽双绞线上的眼图抖动相关联。

1 BER测试

BER测试是衡量传输链路可靠性最直接、最准确的途径。数字通信链路所要求的误码率非常低,通常为千亿分之一(10-12)或更低。

进行BER测试需要高品质的信号发生器和特定的测试设备,通常BER测试需要用数小时甚至几天的时间来传输大量的数据以达到10-12或更低BER的测试要求,这取决于数据的传输速率。考虑到BER测试比较耗时,通常用一些快速测量方式预测传输链路的可靠性,如设置产生低BER的抖动电平等。实际上,BER测试通常用于验证数据表中抖动指标的最大值。图1所示是用LVDS串行器/解串器建立点对点链路的配置。 (科教论文网 lw.nseaC.Com编辑发布)

2 测试装置

当MAX9205或MAX9207 LVDS串行器发送LVDS信号后,串行器将在并行数据时钟(TCLK)的上升沿锁存10位并行数据,并在加入2位同步码后通过单路LVDS输出端口发送串行数据。MAX9205的并行数据时钟范围为16~40MHz;MAX9207的时钟范围为40~60MHz。加入2位同步码后,串行数据比特率为12倍 TCLK。“有效载荷”串行数据速率(串行比特率减去2位同步码)为10倍TCLK。

图2 电缆测试装置表示将串行I/O转换成并行I/O的串行器/解串器

在图2所示的电缆测试装置中,2号评估板的串行器和解串器可将安捷伦(Agilent)公司的86130A BER测试仪的串行I/O转换成并行I/O,然后将并行数据送入或从1号电缆测试评估板读出。86130A输出的串行数据序列码长为1200位,其中1000位取自2m-1伪随机二进制序列(PRBS),每10位PRBS码插入01同步码仿真串行器的添加位。2号评估板的解串器可移出同步码并输出PRBS并行数据至1号评估板的电缆测试串行器。串行数据序列被连续重复发送,而安捷伦公司的81250则主要用于提供所需要的参考时钟(TCLK用于串行器、REF-CLK用于解串器)。

通过分别测试电缆长度为5英尺、15英尺、30英尺、60英尺和100英尺(采用General Cable公司的5E类以太网AWG24非屏蔽双绞线,型号为2133629H)时的BER,并采用Tektroni×TDS784C示波器和Tektroni×P6247 1.0GHz差分探测器测试解串器输入端的眼图抖动特性,同时调节81250提供的TCLK串行器参考时钟的延迟时间,可使其符合表中列出的串行器输入建立时间和保持时间的要求。

上一篇:专用键盘接口芯片的一种CPLD实现方案 下一篇:没有了