基于PCI总线的嵌入式实时DSP图像采集系统(2)

ＴＭＳ３２０Ｃ６２１１ ＤＳＰ的高速性能主要体现在以下方面：①ＴＭＳ３２０Ｃ６２１１的存储空间最大可扩展到１ＧＢ，完全可以满足各种图像处理系统所需的内存空间，而且其最高时钟可达２００ＭＨｚ，峰值性能可达１６００ＭＩＰＳ（百万条指令／秒）、２４００ＭＯＰＳ（百万次操作／秒）。②并行处理结构。ＴＭＳ３２０Ｃ６２１１芯片内有８个并行处理单元，分为相同的两组，并行结构大大提高芯片的性能。③芯片体系采用ＶｅｌｏｃｉＴＩ结构。ＶｅｌｏｃｉＴＩ是一种高性能的甚长指令字（ＶＬＩＷ）结构，单指令字字长为３２ｂｉｔ，８个指令组成一个指令包，总字长为２５６ｂｉｔ。即每秒钟可以执行８条指令。ＶｅｌｏｃｉＴＩ结构大大提高了ＤＳＰ芯片的性能。④采用流水线操作实现高速度、高效率。ＴＭＳ３２０Ｃ６２１１只有在流水线充分发挥作用的情况下，才能达到最高的峰值性能。与其他系列ＤＳＰ相比，优势在于简化了流水线的控制以消除流水线互锁，并增加流水线的深度来消除传统流水线的取指、数据访问和乘法操作上的瓶颈。

本系统ＤＳＰ主要完成从ＦＩＦＯ读出数据的处理以及压缩等。数据处理由自行编写的算法实现，数据压缩算法采用ＪＰＥＧ（Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔ Ｇｒｏｕｐ）标准。当摄像头采集速度为每秒２５帧图像时，它留给ＤＳＰ处理的时间最多为每帧４０ｍｓ。如果考虑系统有一定的延时以及处理后图像的存储时间，那么ＤＳＰ处理一幅图像时间不能超过３０ｍｓ。按照Ｃ６２１１的处理速度，在３０ｍｓ内可以处理４８Ｍ（０．０３×１６００ＭＩＰＳ）条指令。ＤＳＰ读出ＦＩＦＯ中的行数据并存入ＳＤＲＡＭ，一帧图像有５７６行，在最后一行时会收到系统的帧中断，这时ＳＤＲＡＭ中的图像数据总共有１４４０×５７６＝８１０ＫＢ。让Ｃ６２１１用３６Ｍ条指令周期的时间处理８１０ＫＢ的数据显然绰绰有余。粗略的计算过程如下：

系统采用快速ＤＣＴ（离散余弦变换），每８×８矩阵需要１１次乘法、２９次加法