评价网 > 科教论文 > 理学毕业论文 > 理工论文 > 正文

TMS320C54x系列DSP中的应用

2017-07-03 01:09 摘要：详细分析了TMS320C54x系列DSP的中断机制，以及在扩展地址模式下中断控制所具有的一些特点，并给出了DSP／BIOS下中断的管理。

中断是嵌入式芯片的灵魂，这是因为多数嵌入式系统对实时性都有很高的要求，即对出现事件的响应要极为迅速。中断与软件查询方式相比有着更高的执行效率。在ＴＩ公司的ＴＭＳ３２０Ｃ５４ｘ系列（以下简称Ｃ５４ｘ系列）ＤＳＰ中，同样也提供了很好的中断机制。

１ Ｃ５４ｘ中的中断机制

中断信号实质上是由硬件或者是软件驱动的信号，它能使ＤＳＰ暂停正在执行的程序并进入中断服务程序（ＩＳＲ）。在最典型的ＤＳＰ系统中，如果Ａ／Ｄ转换器需要送数据到ＤＳＰ中，或者Ｄ／Ａ转换器需要从ＤＳＰ中取走数据，都是通过硬件中断向ＤＳＰ发出请求的。

Ｃ５４ｘ系列ＤＳＰ支持软件中断和硬件中断。软件中断是由指令（ＩＮＴＲ、ＴＲＡＰ、ＲＥＳＥＴ）触发的，硬件中断是由外围器件触发的。硬件中断实际上又分为两类：一类是由ＤＳＰ的片外外设（如Ａ／Ｄ转换器）触发的，另外一类是由ＤＳＰ的片内外设（如定时器中断）触发的。硬件中断又有优先级的区分，这是为了处理同一时刻有多个硬件中断源触发中断的情况。硬件中断的种类和优先级请参看具体使用的芯片资料。

如果按照可屏蔽情况分类，中断又可分为可屏蔽中断（Ｃ５４ｘ至多支持１６个）和不可屏蔽中断。可屏蔽中断受ＳＴ１寄存器中的ＩＮＴＭ位和ＩＭＲ寄存器中相应位的影响。当ＩＮＴＭ＝０时，ＩＭＲ中某位为１，则开放相应的中断。其实，在Ｃ５４ｘ中硬件中断并不一定要由外围器件触发，它同样可以由指令ＩＮＴＲ、ＴＲＡＰ触发，并且不受ＩＮＴＭ的限制。有一点需要引起注意的是：指令ＲＥＳＥＴ复位和硬件ＲＳ复位对ＩＰＴＲ和外围电路初始化是不相同的。硬件复位时ＩＰＴＲ总是被置为０ｘ１ＦＦ，软件复位时则不会修改当前ＩＰＴＲ的值。Ｃ５４ｘ的中断处理过程分为三个阶段：

①中断请求。可以用硬件器件或者软件指令请求中断。如果请求的中断是可屏蔽中断，则ＩＦＲ寄存器中相应的位被置为１，而不管中断是否会被响应。

②中断响应。对于软件中断和不可屏蔽中断，ＣＰＵ是立即响应的。对于可屏蔽中断，要满足下列条件才能响应：

·优先级最高（同时出现多个中断时）

·ＩＮＴＭ位为０

·ＩＭＲ中相应位为１

ＣＰＵ在取到软件向量的第一个字后会产生ＩＡＣＫ信号，对可屏蔽中断而言，ＩＡＣＫ会清除ＩＦＲ中相应位。

③中断处理。保护特定的寄存器，执行中断服务程序，完成后恢复寄存器。保护寄存器的原则是执行中断服务程序后能正确返回并恢复原来运行程序的环境。

（科教作文网 zw.nseac.com整理）

ＤＳＰ中提供的中断是以中断向量表（ＶＥＣＴ）的形式出现的（见表１）。中断向量表的长度为１２８个字节，每个中断分配为４个字节，一共有３２个中断，具体的中断要看相应的芯片。Ｃ５４ｘ中断向量表的地址是由ＰＭＳＴ寄存器中的ＩＰＴＲ构成高９位地址形成的，所以向量表的地址必须是１２８的倍数。硬件复位时，ＩＰＴＲ总是默认置为０ｘ１ＦＦ，所以中断向量表地址为０ｘＦＦ８０。每个中断向量的地址按如下构成方法形成：ＰＣ＝(ＩＰＴＲ)＜＜７＋(Ｖｅｃｔｏｒ[n])＜＜２ （Ｖｅｃｔｏｒ[ｎ]为中断向量号，在０～３１之间），中断向量号左移两位是因为每个中断向量占用４个字节的缘故。中断向量表总是以汇编的形式出现的。