嵌入式系统中的CACHE问题(2)

该系统中两个地方会发生ＣＡＣＨＥ的不一致性：

（１）数据ＣＡＣＨＥ ／ ＲＡＭ

数据ＣＡＣＨＥ与ＲＡＭ之间的问题源于处理器和其他总线控制器对ＲＡＭ的异步读写访问。ＤＭＡ设备和其他总线控制器对ＲＡＭ的访问是引起ＣＡＣＨＥ一致性问题的主要原因，这个问题可以通过在程序中加入一些代码来解决。

（２）共享ＣＡＣＨＥ ＬＩＮＥ

当一个ＣＡＣＨＥ ＬＩＮＥ被两个以上的线程共享时，也会产生一致性问题。当某个线程使一个ＣＡＣＨＥ ＬＩＮＥ无效时，这个ＣＡＣＨＥ ＬＩＮＥ中的一些项可能属于另外一个线程。这个问题也可以通过一定的方法来避免，只要在分配内存时大小是ＣＡＣＨＥ ＬＩＮＥ大小的整数倍即可。

在哈佛体系结构、ｃｏｐｙｂａｃｋ模式和无软件干预的前提下，最佳的保持一致性的方法就是使用具有总线监听能力的硬件。将ＣＡＣＨＥ、ＲＡＭ、ＤＭＡ设备和其它所有的总线主控设备都连到一个物理总线上，以使ＣＡＣＨＥ可以对该总线上的总线交互过程进行监听，ＣＡＣＨＥ将对总线上的地址周期和控制（读／写）比特监听，数据周期则被延迟到需要时才进行。当ＣＡＣＨＥ中的一项被一个异步操作修改时，该ＣＡＣＨＥ项就会被标为无效。如果处理器对一个已经被标为无效的ＣＡＣＨＥ项进行访问时，ＣＡＣＨＥ就会从ＲＡＭ中重新载入有效数据。在ｃｏｐｙｂａｃｋ模式下，处理器对ＣＡＣＨＥ进行写操作时，ＲＡＭ相应地址中的内容就变成过时。如果另外一个设备想访问ＲＡＭ中的这部分内容，ＣＡＣＨＥ就会抢占该访问周期，将有效的数据写入ＲＡＭ。然后被抢占的访问周期重新开始并将读到ＲＡＭ中的有效数据。但是，目前提供监听能力的板子并不多。

３ 解决的方法

根据上面的分析和讨论，可见问题正是由数据ＣＡＣＨＥ ／ ＲＡＭ的不一致性引起的。虽然关掉ＣＡＣＨＥ就可以解决一致性的问题，并且能够减小程序开发的复杂度。但是一个高性能的系统是需要ＣＡＣＨＥ的，关掉ＣＡＣＨＥ会大大降低系统的性能。因此，本文仅讨论在程序中加入代码来克服一致性问题的方法。

可以采用以下几种加入代码的方法来解决一致性的问题煴疚氖褂茫祝桑危 ＲＩＶＥＲ公司的嵌入式实时多任务操作系统ＶｘＷＯＲＫＳ，下面的函数都是ＶｘＷＯＲＫＳ提供的牐

（１）对于时间上不是那么关键的程序段，可以先用下面的代码维护数据ＣＡＣＨＥ的一致性。

ｃａｃｈｅＩｎｖａｌｉｄａｔｅ 煟模粒裕粒撸茫粒茫龋泞 ａｄｄｒｅｓｓ ｂｙｔｅｓ牔

／ 输入缓