评价网 > 科教论文 > 理学毕业论文 > 理工论文 > 正文

高精度时钟芯片SD2001E及其应用

2017-08-11 02:03 摘要：介绍一种内置晶振、充电电池、串行NVRAM的高精度和免调校实时时钟芯片SD2001E。由该芯片构成的时钟电路具有精度高、外围电路和接口电路简单的特点。文中详细描述芯片的主要特性、引脚说明及其工作原理，给出在嵌入式系统中的应用方法、硬件接口电路及应用程序。

实时时钟电路在以单片机为核心构成的智能仪器仪表、测控系统、工业控制等领域有着广泛的应用，但现有的时钟电路存在着外围电路（如需外接晶振、电池）和接口电路（并行接口）复杂、功能单一等缺点。SD2001E则是在内部集成了实时时钟电路、串行非易失性SRAM、可充电电池、晶振及电池管理电路的新型实时时钟芯片。该芯片与单片机的接口电路采用工业标准I2C总线，从而简化了接口电路设计。利用该芯片无需扩展任何外围元件，即可构成一个高精度实时时钟及具有256Kb非易失性SRAM的数据存储电路。

1 主要特性及引脚说明

SD2001E时钟芯片的主要特性如下：

*年、月、日、星期、时、分、秒的BCD码输入/输出；

*I2C总线接口（包括实时时钟部分和SRAM部分）；

*自动日历到2099年（包括闰年自动换算功能）；

*内置晶振，出厂前已对时钟进行校准，保证精度为±4×10 -6，即时钟年误差小于2min；

*低功耗，典型值为1.0μA（VDD=3.5V）；

*工作电压为3.0～5.5V（其中NVRAM在4.5～5.5V工作）；

*可设置的两路闹钟输出及32 768Hz～1Hz的方波信号输出；

*可设置的每分钟固定中断输出或选定频率固定中断输出；

*内置充电电路和充电电池，充满一次可保持内部时钟走时时间超过1年以上，可满充电次数达200次；

*内置电源管理电路，当VDD≥3.0V，内部电池不耗电；

*内置稳定电路及电池掉电检测电路；

*内置256Kb的非易失性SRAM，其擦写次数为100亿次，且没有内部写延时。

SD2001E采用24脚DIP封装形式。各引脚的功能如表1所列，其外形及引脚排列如图1所示。 （科教作文网 zw.nseac.com整理）

表1 SD2001E引脚说明

引脚号标 廖功 能特 征3TEST测试内部电池电压检测4ON/OFF打开/关闭SRAM，接低电平为打开SRAM，接高电平时关闭此功能引脚主要用来降低芯片整体功耗10～12GND接地　13SCL串行时钟输入脚CMOS输入（与VDD间无保护二极管）14VOUT3.3V稳压输出脚，当VDD≥3.4V时有效可供电流≤30mA，电压精度3.3（1±0.02）V15SDA串行数据输入/输出脚N沟道开路输出（与VDD间无保护二极管）CMOS输入1、2、22
16～18、5～9NC空引脚　19INT1报警中断1输出脚，根据中断寄存器与状态寄存器来设置其工作的模式，当定时时间到达时输出低电平或时钟信号。它可通过重写状态寄存器来禁止N沟道开路输出（与VDD端之间无保护二极管）20SDAESRAM串行数据输入/输出脚开路输出21SCLESRAM串行数据时钟脚CMOS输入23INT2报警中断2输出脚，同INT1　24VDD正电源　

2 工作原理

SD2001E内部包括实时时钟与NVRAM两部分，内部原理框图如图2所示。

2.1 实时时钟

SD2001E实时时钟是基于I2C总线的器件，故对该器件的操作必须严格遵守总线时序。当CPU发出起始条件，建立与实时时钟连接后，CPU通过SDA总线连续输出4位器件地址、3位操作指令和1位读/写指令，其格式如下：

DB7DB6DB5DB5DB3DB2DB1DB00110C2C1C0R/W

实时时钟器件的地址固定为“0110”，接下来的3位操作指令构成了对实时时钟部分的8条操作指令，具体指令含义如表2所列。