评价网 > 科教论文 > 理学毕业论文 > 理工论文 > 正文

利用PCI2040将TMS320VC5420桥接到PCI总线上

2017-08-24 01:54 摘要：介绍了如何利用PCI2040通过C6X模式接口将TMS320VC5420 16位HPI接口连到PCI总线上。根据TMS320VC5420的数目，提供了两种将TMS320VC5420映射到主存的方式，同时提供了硬件和软件两方面的考虑。

PCI2040是TI公司生产的专门用于DSP与PCI总线之间的桥接芯片，内部原理图如图1所示。关于PCI2040具体介绍可以参照TI公司的相关资料（见参考文献1）。PCI局部总线标准由Intel公司提出并由外围部件联合专门权益组织（PCISIG）制定。目前PCI总线已不再是一种局部总线，而成为一种受欢迎的高端总线和现代总线，被广泛运用于图形、图像、动画及其它各种外设对高速数据进行传输。PCI总线的主要优点是高性能，（数据传输率可达到132/264Mbps）总线通用性强、低成本、使用方便灵活。

PCI2040可以接口8位TMS320c54xHPI总线或者16位TMS320c6x HPI总线。本文介绍如何通过PCI2040的16位C6X模式接口将TMS320VC5420的16位HPI接口连到PCI总线上。

1 TMS320VC5420映射到主存的两种方式

TMS320VC5420是具有A、B两个核的DSP，根据TMS320VC5420的数量，有两种将TMS320VC5420映射到主存或PC存储空间的方式。若TMS320VC5420的数量少于三个，可用映射方式1（如图2）。如果TMS320VC5420的数量多于两个，可用映射方式2（如图3），这种方式将每个DSP映射到一个特定的存储器空间，每个DSP核或DSP子系统占用同样的存储空间。

值得注意的是：控制空间的偏移量是相对于PCI2040上的256字节PCI配置寄存器中的14H处控制空间基址寄存器所代表的值。

2 硬件方面的考虑

TMS320VC5420是一个双CPU设备，有两个独立的C54X子系统，能够实现核对核通信。尽管PCI2040不是专门设计用来与双CPU设备接口，但经过特殊的处理还是可以实现接口的。需要考虑的主要有三方面：①C6201HPI协议到TMS320VC5420 HPI-16协议的转换；②两个DSP核间的切换；③多个复位和多个断的处理。

2.1 C6x HPI协议到TMS320VC5420 HPI-16的转换

TMS320VC5420对HPI总线提供了两种操作模式。

非多路复用模式（HMODE=1），TMS320VC5420 HPI接口提供一个18位地址总线，用来访问所有的内部存储器。

多路复用模式（HMODE=0），地址和数据复用同样的管脚。PCI2040只是完成多路复用模式，所以TMS320VC5420的HMODE脚必须被拖到地址。另外由于C6X HPI的HPDY信号低电平有效，而TMS320VC5420的HRDY信号高电平有效，所以针对TMS320BVC5420必须使用转换器（例如SN74ALCV04），这样才能将VCC_H端直接连接到VCC端。

2.2 两个DSP核间的切换

通过TMS320VC5420的SELA/B脚选择被访问的DSP子系统。例如可以将PCI2040的脚GPIO2连到SELA/B，这样就可以通过GPIO2的高低电平来选择核A或核B。

2.3 多个HRST

TMS320BVC5420的两种方式控制每个子系统的复位功能。

第一种，在HPIRS脚从低电平过渡到高电平时，同时保持A_RS和B_RS脚处于低电平，可以在两个核处于复位状态的同时将应用程序代码下载到DSP中。下载完之后，可以将A_RS和B_RS重新设置成高电平而将两个子系统拖出复位状态。