基于TRAC器件的锁相环设计研究(2)

①当需要将外部信号或外部连接线（link）引入单元时，该单元的左边单元需要指定为OFF；

②使用AUX功能组态时，需要接入外部的R、C等元器件，则它左边的单元需要指定为OFF。

正是由于TRAC的这种结构和数学功能集的灵活搭配，设计者只要根据设计目标所要求的电路功能，考虑目标相应的数学运算，再结合TRAC器件内的8种功能组态、内部连接形式和实际经验，就可初步画出电路的框图。在此过程中应遵循结构化的设计思想，自顶向下，按层次分解，最后将整个电路分解成若干个TRAC的功能组态，输入并仿真，直到与要求相符。设计者可以用“一拖一放”的简单动作完成各种复杂模拟电路的设计。在这一点上，TRAC比Lattice公司生产的ispPAC系列灵活得多。

2 锁相环电路功能及设计

2.1 锁相环简介

锁相环（PLL）是一个相位负反馈控制系统，主要由鉴相器（PD）、环路低通滤波器（LPF）和压控振荡器（VCO）三个基本部分组成，如图6所示。鉴相器是相位比较装置，用来检测输入信号和反馈信号之间低通滤波器用于将鉴相器的输出信号的高频成分滤掉，进行平均，获得直流误差输出，通常用有源低通滤波器来实现；压控振荡器是一个电压-频率变换装置，振荡频率应随输入电压线性变化，输出信号反馈到鉴相器的一个输入端，对鉴相器起作用的是其相位信号。从整体上来说，输入与输出信号频率差不断减小，直到差值为零，进入锁定状态，相差等于一个极小的数值，实现频率跟踪。下面分