评价网 > 科教论文 > 工学毕业论文 > 通信工程论文 > 正文

基于VHDL的综合计时系统

2014-06-09 01:16

全部作者： 周雷 许文建 第1作者单位： 徐州中国矿业大学信息与电气学院 摘要： 本文介绍了基于VHDL语言的综合计时系统。该计时系统实现年、月、日、星期以及时间的计时，并通过调整键实现对时间的调整。 关键词： VHDL,计时,FPGA (浏览全文) 发表日期： 2007年10月29日 同行评议：

（暂时没有）

综合评价： （暂时没有） 修改稿：