高速视频信号的光纤传输系统设计(2)

在光接收端部分光接收器将获得的光信号转变为高速电信号并发送给HDMP-1024，由它解复用后提取参考时钟信号STRBOUT(30MHz)、数据信号C0~C39，以及其他的状态控制信号和数据时钟RCLK(15MHz)。图5为Double-Frame光接收端时序图。

图3

2．2 PCI传输单元设计

为实现高速视频信号的实时记录，设计中利用了PCI总线技术，PCI控制芯片采用PLX9052，它与FIFO相结合可以实现最高数据传输速率120MBps数字量输入。

PLX9052符合PCI2．1规范，支持低成本从属适配器。内部包括一个64字节的写FIFO和一个32字节的读FIFO，通过读写FIFOs，可实现高性能的突发式数据传输；其局部总线与PCI总线的时钟相互独立，局部总线的时钟频率范围为0~40MHz，PCI的时钟频率范围为0~33MHz；可以通过串行EEPROM提供PCI总线和局部总线的部分重要配置信息。PLX9052支持突发式内存映射传输和单周期的内存或I／O映射传输，利用32字节的直接从设备读FIFO和64字节的直接从设备写FIFO，映射在PCI内存和I／O空间中的地址由PCI基址寄存器设置。而且，局部映射寄存器允许将PCI地址空间转换为局部地址空间。图6是PLX9052与FIFO相互连接的电路图，FIFO采用IDT公司的IDT72205。

2．3