评价网 > 科教论文 > 工学毕业论文 > 电子信息工程论文 > 正文

免费毕业论文--全遥控数字音量控制的D 类功率放(4)

2013-06-12 01:03 bsp;微处理器又称CPU，是单片机的控制和指挥中心，由运算器和控制器两大部分组成。
 • 运算器
 运算器以算术逻辑运算单元ALU为核心，含累加器A、暂存器1、暂存器2、程序状态字PSW、寄存器等许多部件。
    • 控制器
    控制器包括程序计数器PC、指令寄存器IR、指令译码器ID、振荡器、定时电路及控制电路等部件，能根据不同的指令产生相应的操作时序和控制信号。
     ② 存储器配置概述
    MCS-51单片机，片内除了CPU之外，还有存储器。其中，片内只读存储据(ROM)用作程序存储器，在计算机工作时，事先存入已编好的各种程序、常数等信息；片内读写存储器(RAM)又称随机存储器，它的存储单元的内容根据需要既可随时读出也可写入，用作数据存储器，存放输入、输出数据和中间计算结果．或与外存交换信息，以及作为堆栈，在必要时可保存断点、保存现场。MCS-51系列单片机内含有的存储器容量(以字节为单位)不够时，可以另外扩片外程序存储器或片外存储器。
 （4）MCS-51系列单片机引脚功能及一些简单电路介绍：
 下图2-3为MC-51系列单片机引脚图及逻辑符号，各引脚功能如下：

 图3-5  MCS-51系列单片机引脚图及逻辑符号
 ① 电源引脚Vcc和Vss
 Vcc(40脚)：电源端，接+5V。
 Vss(20脚)：接地端。
 通常Vcc和Vss之间应接高频和低频滤波电容。
     ② 时钟电路引脚XTAL1和XTAL2
    XTAL1(19脚)：接外部石英晶体和微调电容一端，在片内它是振荡器倒相放大器的输入。若使用外部时钟时，该引脚必须接地。
 XTAL2(18脚)；接外部石英晶体和微调电容的另一端，在片内它是振荡器倒相放大器的输出。若使用外部时钟时，该引脚作为外部时钟的输入端。

（科教范文网 lw.nSeAc.com编辑发布）

 图2-4为利用石英晶振作为时钟输入的电路图。石英晶振起振后要能在XTAL2线上输出一个3V左右的正弦波，使MCS-51片内的OSC电路按石英晶振相同频率自激振荡。通常，OSC的输出时钟频率fosc为0.5—16MHz，典型值为12MHz或11.0592MHz。电容C01和C02可以帮助起振，典型值为30pf，调节它们可以达到微调fosc的目的。

图3-6  MCS—51OSC晶振连接图
     ③ 控制信号引脚ALE、PSEN、EA和RST
    ALE／PROG(ADDRESS  LATCH  ENABLE／PROGRAMMING，30脚)；地址锁存信号输出端。在存取片外存储器时，用于锁存低8位地址。当单片机上电正常工作后，ALE端就周期性地以时钟振荡频率的1／6的固定频率向外输出正脉冲信号。此引脚的第二功能PROG是对片内带有4K字节EPROM的8751固化程序时，作为编程脉冲输入端。   
    PSEN(PROGRAM  STORE  ENABLE，29脚)：程序存储允许输出端。是片外程序存储器的读选通信号，低电平有效。
    EA／Vpp（ENABLE ADDRSS／VOLTAGE PUL OF  PROGRAMMING，3l脚)；程序存储器地址允许输入端。当EA为高电平时，CPU执行片内程序存储器指令，但当PC中的值超过0FFFH时．将自动转向执行片外程序存储器指令。当EA为低电平时，CPU只执行片外程序存储器指令。在8051中，当对片内EPROM编程时，该端接12V的编程电压。
 RST／VPD(9脚)：复位信号输入端。高电平有效，在此输入端保持两个机器周期的高电平后，就可以完成复位操作。复位以后，P0—P3口均为高电平，SP指针重新赋值为07H，PC被赋值为0000H。复位有自动上电复位和人工按钮复位两种，电路如图2-5所示。此外，该引脚还有掉电保护功能，若在该端接十5V备用电源，一旦在使用中Vcc突然消失(掉电)，则可以保护片内RAM中信息不丢失。

              A   自动上电复位                  B     人工复位 大学排名
 图3-7 MCS-51复位电路图
   （5）MCS-51单片机I/O口概述
 MCS-51单片机有4个8位并行输入/输出口，分别称为P0、P1、P2和P3口，每个口都是8位准双向口，这4个接口可以并行输入或输出8位数据，也可按位使用，即每一根输人/输出线都能独立作为输入或输出；每个端口都包括一个数据锁存器(即特殊功能寄存器P0--P3)，—个输出驱动器和输入缓冲器。作输出时数据可以锁存，作输入时数据可以缓冲，但这四个通道的功能并不完全相同。
 在无片外扩展存储器的系统中，这4个端口都可以作为准双向通用I/O口使用，但在具有片外扩展存储器的系统中，P2口可用作输出高8位地址，P0口作为双向总线，分时输出低8位地址和输入/输出数据。

图3-8  P0口的一位结构图
 ① P0口(P0.0—P0.7，39—32脚)：
 P0口是一个漏极开路的8位准双向I/O口，每位能驱动8个LSTTL负载，在访问片外存储器时，它分时作为8位地址线和8位双向数据线。当P0口作为普通输入口使用时，应先向口锁存器写“1”。
    从图2-6可以看出，P0口的输出驱动器中有两个场效应管，上面的管子导通，下面的管子截止，输出为高电平；上面的管截止，下面的管导通，输出为低电平；上、下管均截止时输出浮空。P0口的输出驱动器中含有一个多路电子开关，当其接至口锁存器-Q端时，作为双向I/O口使用。将“1”写至口锁存器时，上、下管均为截止，输出浮空。一般这时应外上拉电阻，将口线拉至高电平．否则，P0口输出的信号不确定。将“0”写至锁存器时，下管导通，输出低电平。作输入时，口锁存器应置“1”，保证从引脚读人的数据正确。
    当多路开关接至地址/数据端时，P0口作为地址/数据端口使用，分时输出外部存储器的低8位地址(A0—A7)和传送数据(D0—D7)。由于存储器在被访问期间要求地址信号一直有效，而P0