中国硕士论文网为您提供公共管理硕士论文。 引(2)
2013-08-09 01:05
导读：在这里，我们先设计得到+1V、-5V 的电压，即CCD 偏置电压模块的设计。同电源电压的设计相似，我们选用一个5V 齐纳二极管串联5K 的电阻串联，经T2082 得到
在这里，我们先设计得到+1V、-5V 的电压，即CCD 偏置电压模块的设计。同电源电压的设计相似，我们选用一个5V 齐纳二极管串联5K 的电阻串联，经T2082 得到稳定的电压，然后将其接入一个反相衰减电路，得到一个+1V 的电压。即得到了+1V、-5V 两种电压。
时序驱动模块的功能是要产生能够直接驱动 CCD 工作的信号。为此，它需要满足两个条件：即达到CCD 控制信号的驱动电压（+2V、-10V）；其输出的电压信号要随着产生的时序脉冲信号进行不断的变化。
为此，我们选择多路开关 74HC4053，在其输入端接入偏置电压模块产生的+1V、-5V，选择控制端则由CPLD 产生的时序信号对通道的选择进行控制。而在输出端接入一个同相放大电路(放大系数为2)这样便得到了+2V、-10V 的电压信号，且此信号的变化是随着输出的时序信号进行相应变化的。在这里需要注意的是，各个控制信号需要单独的设计，以防止信号之间的互相串扰和影响。CCD 信号驱动电路结构。
驱动时序的设计的驱动时序分析的工作状态与其驱动时序密切相关。只有在严格满足驱动时序要求的基础上，的转换效率、信噪比、光电转换特性等指标才能达到最佳状态。因此，CCD 驱动时序的设计至关重要。
的一个工作周期分两个阶段:感光阶段和转移阶段。驱动TC341 正常工作共需要路控制信号：分别是成像区时钟信号IAG；存储区控时钟号SAG、串行寄存器时钟信号、电荷复位脉冲信号RSG 和转移门控制信号TRG。TC341 的各驱动时序的关系。感光阶段主要完成三个功能：成像区的电荷积累、存储区到串行寄存器的电荷行转移以及串行寄存器向输出放大器的水平电荷转移。
首先底层出现电子快门脉冲信号 ODB（电压V=10、脉宽τ >1us）将感应区的电荷清除，电子快门脉冲之后开始图像信号积分阶段，将感应到的光信息转换成电荷信号，这时为低电平，将成像区和存储区隔断。与此同时，存储区的电荷在同频脉冲SRG 和 RSG 的控制下实现由存储区到串行寄存器的行转移，以及串行寄存器向输出放大器的水平转移。在串行寄存器时钟信号RSG 的790 个脉冲作用下，输出放大器进行一次水平读出。在读完第一行信号之后 ,会进行一次行转移。行转移期间, 串行寄存器时钟信号RSG 不变,无像元信号输出。在行转移结束之后 ,进行第二行电荷的读出,如此循环，直到存储区中一幅图像的行电荷读出为止。
（科教范文网 Lw.nsEAc.com编辑整理）
转移阶段主要是完成成像区中的电荷向存储区的转移，以及清空存储区中的无效电荷。
在电荷由成像区转移到存储区过程中，转移时钟信号IAG、SAG、SRG 为488 个同频脉冲。
串行寄存器时钟信号RSG 无效,不输出电荷信号。同时，TRG 产生的488 个脉冲将上一次转移来的电荷清空。在帧转移结束之后,再次进人感光阶段,存储区首先进行一次水平转移,开始信号的输出,同时感光区像元进入电荷积累，准备进行转移。这样在感光阶段中行转移、水平转移的循环（内循环），与感光阶段与转移阶段的循环(外循环)，就构成了TC341 工作的一个周期。
驱动时序设计与实现传统的 CCD 驱动时序设计主要有：数字集成电路、单片微处理器、EPROM 器件或可编程逻辑器件来设计实现[5]。
数字集成电路结构设计简单、成本低廉,但与可编程逻辑器件（PLD）相比,电路集成度较低、调试困难,而且器件延时较大。单片机的设计方法虽然可由软件去方便的控制硬件电路来进行调试 ,但受其工作频率的限制,无法满足高速CCD 驱动时序的要求。由晶振、计数器和EPROM存储器构成的驱动时序产生方法结构简单、调试简便 ,但其结构尺寸较大。
采用可编程逻辑器件（FPGA/CPLD）进行驱动设计开发，具有以下特点[6]：
反复编程，无需制版，具有调试灵活的特性；电路板机械尺寸小,适应便携化的发展趋势；随意定义I/O 口，方便布局布线，节省电路板空间，提高系统的可靠性和稳定性。
