固定几何结构的FFT算法及其FPGA实现(2)

代码用VHDL硬件描述语言实现。本系统的结构特点是：1。为提高数据精度，系统全部用16位宽。用data_array，write_array和fly_array三个数组实现了内核的并行处理，可在10个时钟周期内算完32点复FFT。时钟周期为25纳秒，因此32点FFT只需250纳秒。2。实现了数据的流水输入输出。在计算第i组数据的同时，第i-1组的数据FFT结果正在串行输出，第i 1组的数据则正在串行输入。因为内核计算是并行的，速度快，所以可以有很高的串行输入。本系统的A/D采样频率可达200MHz。仿真所用的信号是：

x(t)= (0.5*sin(2*n*pi/4.7) 0.5*sin(2*n*pi/16.3) 0.1*rand(1,32))*1000

输入数据为32点复数，系统仿真波形如下（局部）：

用FPGA输出的FFT的结果（图六）和用Matlab计算的FFT理论结果（图七）,其频谱如下：

此信号是由两个正弦波叠加一个随机函数构成的。信噪比为14db。为切合工程实际，仿真信号采用的是实信号，其频谱具有对称性，因此图中只取32点仿真结果的一半即16点便可。

4．结论

通过比较可以看出仿真结果与理论值吻合的很好。Altera公