评价网 > 科教论文 > 工学毕业论文 > 网络工程论文 > 正文

基于TIC6416的CACHE与外存一致性的实现

2013-06-26 01:16

全部作者： 孟庆刚 陈勇 周正 赵成林 第1作者单位： 北京邮电大学 摘要： 高速缓存存储器（Cache）介于CPU 和主存之间，它的工作速度数倍于主存，全部功能由硬件实现，并且对程序员而言是透明的。高速缓存技术的发明和使用是计算机科学发展史的重大发展，对于提高计算机系统性能起到了重要的作用。因此对高速缓存的机制和物理结构进行研究使非常有必要的。本文还针对TIC6416高速缓存与外存不1致的问题，提出了解决方案。 关键词： 高速缓存 DSP 1致性 写回 L2FLUSH (浏览全文) 发表日期： 2006年10月24日 同行评议：

（暂时没有）

综合评价： （暂时没有） 修改稿：